<p><strong>A Empresa</strong></p><ul><li>Nacional de médio porte em crescimento exponencial, na região de Campinas-SP.</li></ul><p><strong>Descrição da vaga</strong></p><ul><li>Liderança técnica e visão de projeto;</li><li>Liderar o time de design analógico, promovendo excelência técnica em todas as etapas: concepção, especificação, projeto, simulação, layout e verificação;</li><li>Participar da definição da arquitetura de blocos e da especificação de requisitos analógicos, colaborando com times de sistema e digital;</li><li>Coordenar a integração dos blocos analógicos em sistemas mixed-signal, considerando floorplan, fontes de ruído, limitações de layout e interfaces com IPs digitais;</li><li>Orientar decisões estratégicas de trade-offs entre performance, área, consumo de energia, robustez elétrica e resolução de problemas complexos;</li><li>Atuar na capacitação técnica do time, promovendo cultura de revisão, documentação e melhoria contínua.</li><li>Design esquemático e validação;</li><li>Projetar e simular circuitos analógicos como amplificadores, reguladores, referências, conversores AD/DA, buffers, PLLs, sensores e filtros;</li><li>Realizar simulações elétricas em diversas condições (corners, variações de temperatura, ruído, Monte Carlo, etc.);</li><li>Colaborar com verificação funcional e elétrica do projeto;</li><li>Validar blocos pós-layout com simulações extraídas, garantindo aderência às especificações de performance.</li><li>Layout e verificação física;</li><li>Supervisionar o planejamento e execução do layout dos blocos analógicos críticos, garantindo matching, simetria, minimização de parasitas, roteamento crítico e mitigação de ruído;</li><li>Validar e revisar layouts quanto a DRC, LVS e desempenho pós-layout;</li><li>Definir boas práticas de layout e promover padronização e reutilização dentro do time.</li></ul><p><strong>Perfil desejado</strong></p><ul><li>Experiência comprovada em projetos ASIC com foco em design analógico (esquemático e layout), incluindo participação em vários tapeouts;</li><li>Sólido domínio de ferramentas como Cadence Virtuoso (XL ou ADE-XL), Spectre, DRC/LVS/xRC e ambientes de simulação elétrica;</li><li>Conhecimento profundo de arquitetura de circuitos analógicos, matching, ruído, estabilidade, biasing e compensação;</li><li>Experiência em liderar tecnicamente equipes ou atuar como referência técnica;</li><li>Capacidade de comunicação com times multidisciplinares e gestão de prioridades em ambientes colaborativos;</li><li>Inglês técnico avançado para leitura, escrita e comunicação com parceiros internacionais;</li><li>Vivência com projetos em tecnologias avançadas (FinFET, FDSOI);</li><li>Experiência com IPs para aplicações de sensores de imagem;</li><li>Liderança de equipes com perfil diverso;</li><li>Conhecimento da infraestrutura computacional necessária para diferentes tamanhos de chips e de equipes;</li><li>Familiaridade com metodologias de verificação funcional, regressão de simulações e análise estatística de variações;</li><li>Participação em tapeouts de SoCs mixed-signal com forte interação entre analógico e digital.</li></ul><p> </p><img src="https://counter.adcourier.com/SnVsaWFuYS5Gb250YW5hLjY4OTUwLjEwODk2QHJoaWJyLmFwbGl0cmFrLmNvbQ.gif">